This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

: 06318698

PUBLICATION DATE

15-11-94

APPLICATION DATE

: 06-05-93

APPLICATION NUMBER

: 05105431

APPLICANT: MITSUBISHI ELECTRIC CORP;

INVENTOR: KUNIKIYO TATSUYA;


INT.CL.

: H01L 29/784

TITLE

: SEMICONDUCTOR DEVICE AND ITS

MANUFACTURE



ABSTRACT: PURPOSE: To reduce an increase in delay time of an element due to an increase in a gate capacitance, to reduce a rise in a threshold voltage due to a substrate bias voltage and to prevent a substrate punchthrough phenomenon.

> CONSTITUTION: Highly doped P-layers 4n extended to the lower part of an N' source/drain region 2 are formed in both end parts on the surface of a channel region. In addition, highly doped P-layers 4a are formed in parts in the boundary region between an N+ source/drain region 3 and the N- source/ drain region 2.

COPYRIGHT: (C)1994,JPO

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出關公開番号

特開平6-318698

(43)公開日 平成6年(1994)11月15日

(51) Int.Cl.⁴

識別記号

FΙ

技術表示箇所

H 0 1 L 29/784

H01L 29/78

9054-4M

301 H

9054-4M

庁内整理番号

301 S

審査請求 未請求 請求項の数5 OL (全22頁)

(21)山嶼番号

特閣平5-105431

(71)出版人 000000013

三菱電機株式会社

(22)出雲日

平成5年(1993)5月6日

東京都千代四区丸の内二丁目2番3号

(72)発明者 閩清 辰也

兵庫県伊丹市環原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内


(74)代理人 井理士 禄見 久郎 (51.3名)

(54)【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【目的】 ゲート容量の増加による素子の遅延時間の増 加と基板パイアス電圧によるしきい値電圧の上昇を低減 するとともに基板パンチスルー現象を防止することを目 的とする。

【構成】 チャネル領域8の表面の両端部分にN・ソー ス/ドレイン領域2の下方にまで延びる高濃度のP層4 bを形成する。さらに、Nº ソース/ドレイン領域3と N:ソース/ドレイン領域2との境界領域の一部に高濃 度のP層4aを形成する。



1.P型シリコン基板 2.N"ソース/ドレイン領域 シスプ・ドレイン領域 4a.P層 40.F + ネ.PP層 5.ゲート酸化酶 セゲート収縮 セチャネル領域

【終許萧求の範囲】

【請求項!】 主表面を有する第1等電型の半導体領域

前記半導体領域の主表面上にチャネル領域を挟むように 所定の間隔を隔てて形成された第2導電型の1対のソー スノドレイン領域と、

前記チャネル領域の一部に形成されるとともに、前記ソ -スノドレイン領域よりも深く延びて形成された第1導 電型の第1の高速度不能物価域と、

前記チャネル領域上にゲート絶縁層を介して形成された 10 ゲート電極とを替えた、半導体装置。

【請求項2】 前記1対のソース/ドレイン領域の少な くとも一方の中には、さらに第1導電型の第2の高濃度 不純物領域が形成されている、結束項1に記載の半導体 装置。

【助求項3】 主表面を有する第1等電型の半導体領域

前配半導体領域の主表面上にチャネル領域を挟むように 所定の間隔を隔てて形成された第2準電型の1対のソー スプドレイン価値と、

前記1対のソース/ドレイン領域の少なくとも一方の中 に形成された第1導電型の高濃度不額物銀域と、

前記ソース/ドレイン領域下に形成され、前記チャネル 領域下に関ロを有する坦込酸化層とを備えた、半導体装 ■.

【請求項4】 第1導電型の半導体領域の主奏面とにゲ ート絶縁層を介してゲート電極を形成する工程と、

前記ゲート電極をマスクとして第1導電型の不統物を選 入することによって前記半導体領域のチャネル領域が形 高濃度不純物質域を形成する工程と、

前配半導体領域の主接面上に前配チャネル領域を規定す るように所定の間隔を隔てて前記第1の深さよりも扱い 第2の深さを有する第2導電型の1対のソース/ドレイ ン領域を形成する工程とを備えた、半導体装置の製造方

【請求項5】 第1準電型の半導体領域の主会面上にゲ 一ト絶縁層を介してゲート電極を形成する工程と、

前記ゲート電極をマスクとして前記半導体領域に酸素イ オンを注入して無処理を行なうことによって前記ゲート 電価下に関口を存する埋込酸化層を形成する工程と、

約配ゲート電極下にチャネル領域が位置するように前記 半導体領域の主表面上に所定の間隔を隔でて第2導電型 の1対のソース/ドレイン領域を形成する工程と、

前記1対のソース/ドレイン領域の少なくとも一方の中 に第1導電型の高速度不純物領域を形成する工程とを備 えた、半導体装置の製造方法。

【発明の詳細な説明】

の製造方法に関し、特に、MOS (Metal Oxi de Semiconductor) トランジスタを有 する半導体装置およびその製造方法に関する。

[0002]

【従来の技術】従来、半導体素子の1つとして、MOS トランジスタが知られている。 図46は、従来のMOS トランジスタを示した斯面構造図である。図46を参照 して、従来のMOSトランジスタでは、P型の半導体基 板201の主表面上にチャネル領域204を挟むように 所定の間隔を隔ててN・ソース/ドレイン領域202が 形成されている。そして、そのN-ソース/ドレイン個 域202と連続するように1対のN・ソース/ドレイン 領域203が形成されている。チャネル領域204上に はゲート酸化膜205を介してゲート電極206が形成 されている。ゲート電板206の両側壁部分にはサイド ウォール酸化膜207が形成されている。

【0003】図47~図50は、図46に示した従来の MOSトランジスタの製造プロセスを説明するための断 面構造図である。図46~図50を参照して、次に従来 20 のMOSトランジスタの製造プロセスについて説明す ð.

【0004】まず、図47に示すように、P型シリコン 基板にホウ素を670keV、2×10**/cm* と8 0 k e V、1×10¹¹/c m² の条件下でイオン往入し てP型ウェル(図示せず)を形成する。その後、たとえ ばホウ素を30keV、1×1011/cm1 の条件下で チャネルイオン往入する。これにより、チャネル(図示 せず) を形成する。

【0005】次に、図48に示すように、P型シリコン 成される領域の一部に第1の深さを有する第1導電型の 30 基板201上の全面にシリコン酸化膜からなるゲート酸 化鎮暦205aを形成した後、そのゲート酸化膜暦20 5 a上にポリシリコン層206 aを形成する。そして、 写真製版技術とドライエッチング技術とを用いてそのボ リシリコン暦206aおよびゲート酸化膜暦205aを パターニングする。これにより、図49に示されるよう なゲート酸化膜205およびゲート電極205が形成さ れる。この後、ゲート電信206をマスクとしてたとえ ばホウ素を30keV、4×1013/cm2 の条件下で イオン往入する。これにより、N・ソース/ドレイン個 城203が形成される。

> 【0006】次に、図50に示すように、全面に酸化膜 (図示せず) を形成した後、異方性エッチングを行なう ことによってサイドウォール鎖207を形成する。サイ ドウォール膜207およびゲート電極206をマスクと してP型シリコン基板201に砒素を50keV、1× 1011/cm1 の条件下でイオン往入する。これにより N^- ソース/ドレイン領域 203 が形成される。このよ うにして、図46に示したようなN型MOSFETの基 本構造が形成される。

【産業上の利用分野】この発明は、半導体装置およびそ 50 【0007】ところで、高密度の集積回路を実現するた

--764-

めに、素子の微細化が進められている。微細化の利点の 1つは、素子の動作速度の高速化が実現できる点にあ る。このような微細化を行なう際に、MOSFETにお いてゲート及だけを1µm以下まで短くすると、しきい 値電圧が低下する現象が観測される。 これを短チャネル 効果という。このような紅チャネル効果を防ぐためにし きい値電圧を変えないで来子を微細化する方法(スケー リング則)がDennardらにより提案されている。 これらは、たとえば、 [R. H. Dennard, F. H. Gaenssien, H. N. Yu, V. L. Ri + 10

*deout, E. Bassous, and A. R. Le Blanc, IEEE J. Solid-State Circuits, SC-9, 256 (1974).] などに関示されている。

【0008】 ここで、ゲート長を1/Kとするときのそ の他のデパイス構造パラメータと微細化した素子の電気 特性をまとめたものを以下の表1に示す。 [0009]

【表1】

デバイスおよび回路パラメータのスケーリング

各種パラメータ	記号	スケーリンク比
ゲート長	L	1 / K
ゲート幅	W	I/K
酸化膜厚	t	1 / K
ソース/ドレイン接合深さ	Χ,	1 / K
ゲート電圧	V c	1 / K
ドレイン電圧	V D	1 / K
チャネル不純物濃度	N A	K
電 流	Ī	1 / K
容量	C=EA/tox	1 / K
回路あたりの遅延時間	VC / I=CR	1 / K
回路あたりの消費電力	VI	1 / K ²
消費電力密度	VI / A	1

注) A はゲートの面積で L×W に等しい

によると、ゲート長を1/Kにすると、業子の動作速度 である回路当りの遅延時間が1/Kになり、ゲート容量 が1/Kになることがわかる。

【0011】ところが、実際には、来子の微細化が行な われているにもかかわらず素子の動作電圧はTTL(T ransistor-Transistor Log! 40 て、ゲート容量Cを小さくすることが考えられる。ゲー c) レベル (5 Vまたは3.3 V) に固定されている。 このため、上記したスケーリング則がそのまま成り立つ わけではない。すなわち、従来では、ドレイン電圧が高 いのでしきい値電圧の低下を抑えるためにチャネル不純米

【0 0 1 0】上記表 1 を参照して、このスケーリング則 ※物源度はスケーリング則よりも高濃度(1×1 0^{17} / c m¹ ~5×10¹⁷/cm¹ 程度) に設計されている。 【0012】素子の動作速度(回路当りの差延時間) は、表1に示すように、CV/I=CRで表わされる。 ここで、Cはゲート容量、Vは電圧、Iは電流、Rは抵 抗を示す。したがって、素子の高速化の1つの方法とし ト容量Cは、次の式 (1) で表わされる。

[0013] 【数1】

$$\frac{C}{C_{\bullet}} = \frac{1}{\left[1 + \left(2 K_{\bullet}^{\dagger} \varepsilon_{\bullet} V_{o} / q N_{A} K_{\bullet} t_{o}^{\dagger}\right)\right]^{1/2}} \cdots (1)$$

[0014] ここで、Cはゲート容量、C。は単位面積 50 当りのゲート酸化膜の容量、K。は酸化膜の比氦電率、

Ki はシリコンの比勝電率、 Ee は真空中での誘電率、 V. はゲート電圧、q は単位電荷量、 t., は酸化痰厚、 N. はチャネル不純物濃度である。上記式 (1) から、 ゲート容量Cは、チャネル不純物資度N。が高くなるに つれて大きくなることがわかる。 実際、上記したよう

に、しきい値電圧の低下を抑えるために、チャネル不純 物濃度Naを高濃度にしているため、楽子を像細化して* $V_{TH} = V_{FH} + 2 \phi_F$

*もゲート容量Cが大きくなる。このため、回路当りの選 延時間が長くなるという問題点があった。

【0015】MOSFETのしきい値電圧V:。は次の式 (2) によって扱わされる。

[0016]

【数2】

+ $[2K_{s} \epsilon_{0} qN_{s} (2\phi_{r} + |V_{see}|)]^{1/2}/C_{ox}$

... (2)

【0017】上記式 (2) を参照して、Vesはフラット パンド電圧、φ。はフェルミ準位、Catはゲート酸化膜 容量、V...、は基板パイアス電圧である。この式(2) からわかるように、ゲート酸化膜厚が厚いほどゲート酸 化膜容量Coxが小さくなって基板パイアス電圧Voos に よるしきい値電圧Vrmの増加の割合が大きくなる。この ため、基板パイアス電圧V... を印加することにより厚 タのしきい値電圧V1x を案子領域にあるMOSトランジ スタのしきい値電圧より大幅に高めることができる。こ れにより、寄生MOSトランジスタによる素子間リーク 電流を著しく低減することができる。これらの理由によ り、基板パイアス電圧V... を印加する方法は、MOS トランジスタによるLSIで広く採用されている。 [0018]

【発明が解決しようとする課題】ところが、上記したよ うに従来ではしきい値電圧Vzzの低下を抑えるためにチ 上記した式(2)の基板パイアス電圧V...。の係数(基 板効果定数) からわかるように、基板パイアスによるし さい貧電圧Vrzの変化が大きくなる。この結果、しきい 債徴圧V・・が高くなり過ぎるという問題点があった。

【0019】また、ゲート電圧がしきい値電圧より低い 場合にドレイン電流が流れてしまう現象である基板パン チスルーを防ぐためには、ソース/ドレイン領域の空乏 層の延びを抑制する必要がある。このため、従来では、 ソース/ドレイン領域の接合深さは残くするという方法 深さに形成していた。

【0020】しかし、このように接合深さを没くすると ソース/ドレイン領域の抵抗Rが大きくなるため、案子 の遅延時間(回路当りの遅延時間)が長くなるという間 題点があった。ここで、ソース/ドレイン領域の接合環 さを残くした場合にサリサイドを用いると、ソース/ド レイン抵抗は10Ω以下になり接合深さを浅くしても低 抵抗化はできる。しかし、サリサイド形成時にソース/ ドレイン領域に欠陥が生じ、リークの原因となるという 問題点がある。

【0021】上紀のように、従来のMOSトランジスタ を有する半導体装置では、素子を撤細化する際のしきい 値電圧の低下を抑えるためにチャネル不鉱物港岸を高港 度にするため、ゲート容量が大きくなり回路当りの遅延 時間が大きくなるという問題点があった。また、チャネ ル不純物濃度を高濃度にするために基板パイアス電圧を 印加したときにしきい債電圧の変化が大きくなり結果的 い酸化膜からなる素子分離領域の寄生MOSトランジス 20 にしきい依電圧が高くなり過ぎるという問題点もあっ た。さらに、基板パンチスルーを防ぐためにソース/ド レイン領域の接合衆さを強くしたためにソースノドレイ ン抵抗が高くなり、素子の遅延時間が長くなるという問 駆点もあった。

【0022】この発明は、上記のような課題を解決する ためになされたもので、業子が微細化された場合にもチ ャネル不純物濃度の高濃度化によるゲート容量の増加を 抑制し得るとともに、基板パイアス電圧を印加したとき のしさい値電圧の変化を小さくことができ、さらに基板 ャネル不純物濃度N. を高濃度にしている。このため、 30 パンチスルーを防ぎながらソース/ドレイン抵抗を低く することが可能な半導体装置およびその製造方法を提供 することを目的とする。

[0023]

【課題を解決するための手段】 請求項1および2におけ る半導体装置は、主表面を有する第1導電型の半導体領 域と、その半導体領域の主表面上にチャネル領域を挟む ように所定の間隔を隔てて形成された第2導電型の1対 のソース/ドレイン領域と、チャネル領域の一部に形成 されるとともにソース/ドレイン領域よりも深く延びて がとられていた。具体的には、 0.08μ m程度の接合 40 形成された第1導電型の第1の高濃度不純物領域と、チ ャネル領域上にゲート絶録層を介して形成されたゲート 電極とを備えている。

> 【0024】また、好ましくは、上記した1対のソース /ドレイン領域の少なくとも一方の中にさらに第1導電 型の第2の高温度不純物領域を形成するようにしてもよ U.

【0025】簡求項3における半準体装置は、主券面を 有する第1 導電型の半導体領域と、その半導体領域の主 接面上にチャネル領域を挟むように所定の間隔を隔てて 50 形成された第2導電型の1対のソース/ドレイン領域

と、その1対のソース/ドレイン領域の少なくとも一方 の中に形成された第1導電型の高濃度不純物領域と、ソ ース/ドレイン領域下に形成され、チャネル領域下に開 口を有する埋込酸化型とを備えている。

【0026】前求項4における半導体装置の製造方法 は、第1単世型の半導体領域の主表面上にゲート絶縁層 を介してゲート電極を形成する工程と、ゲート電価をマ スクとして第1導電型の不純物を導入することによって 半進体領域のチャネル領域が形成される領域の一部に第 する工程と、半導体領域の主投面上にチャネル領域を規 定するように所定の間隔を隔てて第1の際さよりも扱い 第2の深さを有する第2導電型の1対のソース/ドレイ ン領域を形成する工程とを備えている。

【0027】請求項5における半導体装置の製造方法 は、第1導電型の半導体領域の主表面上にゲート絶縁層 を介してゲート電極を形成する工程と、ゲート電極をマ スクとして半導体領域に酸素イオンを注入して熱処理を 行なうことによってゲート戦極下に閉口を有する埋込酸 化層を形成する工程と、ゲート電径下にチャネル領域が 20 位置するように半導体領域の主要面上に所定の間隔を隔 てて第2導電型の1対のソース/ドレイン飯域を形成す る工程と、1対のソース/ドレイン領域の少なくとも一 方の中に第1導電型の高濃度不純物領域を形成する工程 とを備えている。

[0028]

>/.

【作用】騎求項1および2に係る半導体装置では、チャ ネル領域の一部にのみ第1等電型の第1の高濃度不純物 恒城が形成されているので、従来のチャネル恒域全面に 高機度不純物領域を形成する場合に比べて、ゲート容量 30 の増加が低減される。これにより、ゲート容量の増加に よる回路当りの遅延時間の増大が従来に比べて抑制され る。これと同時に、茶板パイアス電圧の印加によるしき い領電圧の変化も抑制される。さらに、上記した第1の 高濃度不拡射値域がソース/ドレイン値域よりも深く延 びて形成されているので、ソース/ドレイン領域の空乏 層の延びが抑制される。これにより、基板パンチスルー 現象が有効に防止される。

【0029】また、上記した1対のソース/ドレイン個 域の少なくとも一方の中にさらに第1導電型の第2の高 40 適度不純物領域を形成して第1の高速度不純物領域とと もに用いれば、しきい値電圧の制御がより容易になる。

【0030】請求項3に係る半導体装置では、1対のソ ース/ドレイン領域の少なくとも一方の中に第1導電型 の高適度不純物領域が形成されているので、従来のチャ ネル領域全面に第1導電型の高濃度不純物領域を形成す る場合に比べてゲート容量の増加が抑制される。これに より、回路当りの遅延時間の増大が抑制される。これと 何時に、基板パイアス電圧によるしきい値電圧の変化も 抑制される。さらに、ソース/ドレイン領域下にチャネ 50 されている。ゲート電板6の周側壁部分にはサイドウォ

ル領域下に閉口を有する埋込酸化層が形成されているの で、ソース/ドレイン領域からの空乏層の延びが抑制さ れる。これにより、基板パンチスルー現象が有効に防止 される.

【0031】酵求項4に係る半導体装置の製造方法で は、ゲート電極をマスクとして第1導電型の不鈍物を導 入することによって少なくとも半導体領域のチャネル領 域が形成される領域の一部に第1導電型の高濃度不鈍物 個域が形成されるので、従来のチャネル価域全体に第1 1の探さを有する第1 導電型の高濃度不純物領域を形成 10 導電型の高濃度不純物領域が形成される場合に比べてゲ **ート容量の増加が抑制される。これにより、回路当りの** 遅延時間の増大が抑制される。また、これと同時に、基 板パイアス電圧の印加によるしきい値電圧の変化も抑制 される。さらに、高濃度不能物質域はソース/ドレイン 個域の第2の深さよりも深い第1の深さを有するように 形成されているので、ソース/ドレイン領域の基板パン チスルー現象が有効に防止される。

> 【0032】鯖求項5に係る半導体装置の製造方法で は、ゲート電報をマスクとして半速体領域に輸送イオン が住入されて熱処理が行なわれることによってゲート電 極下に関口を有する埋込酸化層が形成されるので、その 埋込酸化層によってソース/ドレイン領域の空乏層の延 びが抑制される。これにより、基板パンチスルー現象が 有効に防止される。また、ソース/ドレイン領域の少な くとも一方の中に第1導電型の高端度不純物価域が形成 されるので、従来のチャネル領域全面に第1導電型の高 濃度不純物質域を形成する場合に比べてゲート容量の増 加が抑制される。これにより、回路当りの遅延時間の増 大も抑制される。これと同時に、基板パイアス電圧の印 加によるしきい値電圧の変化も抑制される。

100331

【実施例】以下、本発明の実施例を図面に基づいて説明 する。

【0034】関1は、本発明の一実施例によるMOSト ランジスタを示した断面構造図である。 図1を参照し て、この第1実施例のMOSトランジスタでは、P型シ リコン基板1の主表面上の所定領域にチャネル領域8を 挟むように所定の間隔を隔てて1対のN-ソース/ドレ イン領域2が形成されている。N・ソース/ドレイン領 城2の内側には1対のN・ソース/ドレイン領域3が形 成されている。N'ソース/ドレイン領域3とN'ソー ス/ドレイン領域2との境界領域に位置するP型シリコ ン基板1の主表面上には1対の高不純物濃度を有するP 層4 a が形成されている。

【0035】また、チャネル領域8の両端部には高不純 物濃度を有する1対のチャネルP層4bが形成されてい る。このチャネルP層4bはN・ソース/ドレイン値域 2よりも深く延びるように形成されている。チャネル旬 城8上にはゲート酸化膜5を介してゲート電極6が形成 ール膜7が形成されている。

【0036】この第1実施例では、チャネル領域8の全 体ではなく一部にのみチャネルP屑4bを形成すること によって、従来のチャネル領域全体に高級度のP層を形 成する場合に比べてゲート容量の増加を低減することが できる。これにより、ゲート容量の増加による同路当り の遅延時間が長くなるという不都合を有効に解消するこ とができる。このような効果は、P層1aについても当 てはまる。以下に、従来のチャネル領域の全体に高速度 容量を低減できる理由について説明する。

【0037】 図2は、図1に示した飲1事施値のゲート 容量を計算するために用いる模式図である。図3は図2 に対応する等価回路関である。まず図2を参照して、こ の模式図では、ゲート容量はゲート機化膜5下の3つの 領域に存在する3つのキャパシタのゲート容量からな る。すなわち、一方のP層4a、N・ソース/ドレイン 假城2およびチャネルP層4bからなる領域に形成され る1つのキャパシタと、他方のチャネルP層4b、N・ ソース/ドレイン領域2およびP暦4 aからなるもう1 20 つのキャパシタと、チャネルP層4b、N ソース/ド*

≠レイン領域2およびP層4aが存在しない中央部分の銀 域に形成されるもう!つのキャパシタとの3つのキャパ シタから構成されている。ここで、図3に示すように、 上記した3つのキャパシタのそれぞれの容量は、ゲート 酸化膜容量 1 1 およびゲート基板間容量 1 4 を直列に接 **競した容量C: と、ゲート酸化膜容量12およびゲート** 基板間容量 1 5 を直接に接続した容量 C。と、ゲート酸 化膜容量13およびゲート基板間容量16を直列に接続 した容量C: とに相当する。したがって、全体のゲート のP層を形成する場合に比べてこの第1実施例がゲート 10 容量Cは、上記した容量 C_i 、 C_i および C_i が並列に 接続されているので、太の式 (3) によって表わされ

[0038]

【数3】

 $C = C_1 + C_2 + C_3 \quad \cdots \quad (3)$ 【0039】そして、上記式 (3) の容量C1、C2 お よびC1 に式(1)に従って計算した値を代入すると、 次の式(4)のようになる。

[0040]

【数4】

$$C = \frac{C_o}{(1 + a/N_{A1})^{1/2}} + \frac{C_o}{(1 + a/N_{A2})^{1/2}} + \frac{C_o}{(1 + a/N_{A2})^{1/2}}$$

$$a = 2 K_o^2 \varepsilon_o / q K_s t_{ox}^2 \qquad \cdots (4)$$

【0041】上記式(4)を参照して、上記した3つの キャパシタの単位面積当りのゲート酸化膜容量はゲート 酸化膜5が共通であるので等しい値C。になる。そし 30 て、Nati、Nasは、ともにP層4a、N-ソース/ドレ イン領域2およびチャネルP層4bの不純物濃度を平均 した不鈍物濃度であり、Natはチャネル中央での不純物 譲度である。上記式(4)から、チャネル全体に高濃度 P層を形成する場合よりも、チャネルの一部に高速度P 間を形成する方が全ゲート容量Cは減少することがわか る。すなわち、Nai、Naiのみ高速度にし、Naiは低速 度にする方がNai、Nai、Naiの全てを高濃度にするよ りも全ゲート容量Cは減少することがわかる。これによ り、素子の遅延時間が従来よりも短い高速なMOSFE 40 Tが実現できる。

【0012】また、この第1実施例では、チャネル中央 の不純物濃度Nate比較的低濃度にし、チャネル両端の 不純物濃度NAI、NAIのみを高濃度にすることによっ て、従来のチャネル全体を高濃度にする場合に比べて基 板パイアスによるしきい値電圧の変動も小さくすること ができる。すなわち、前述した式 (2) によれば、しき い値電圧Vraは基板パイアス電圧V.sa とチャネル不純 物濃度N。との積の平方根が大きくなるにつれて高くな

ネル全体を高濃度にする場合に比べて小さくなる。これ により、従来に比べて基板パイアス電圧V... によるし きい値電圧の変動を小さくすることができる。 この給 果、従来のチャネル全体を高濃度にする場合に比べてし きい値電圧の上昇を低減することができる。

【0043】さらに、本実施例では、図1に示したよう に、高濃度のチャネルP層4bをN・ソース/ドレイン 領域2よりも深く (O. 4μm程度) に形成することに よって、ドレイン領域からソース領域への空乏局の延び を防止することができる。この結果、基板パンチスルー 現象を有効に防止することができる。これにより、従来 のようにN-ソース/ドレイン仮域2およびN・ソース /ドレイン領域3の接合深さを残くする必要がない。こ のため、従来のようにソース/ドレイン領域2および3 の抵抗値が上昇することもなく、それによって回路当り の遅延時間が長くなるという不都合も生じない。

【0044】図4~図8は、図1に示した第1実施例の MOSトランジスタの製造プロセスを説明するための断 面構造図である。図4~図8を参照して、次に第1実施 例のMOSトランジスタの製造プロセスについて説明す る.

【0015】まず図1に示すように、P型シリコン基板

11

【0046】次に、図5に示すように、ゲート領域に位 慢する空化膜9を異方性エッチングにより除去する。そ の後、全面にポリシリコン暦6aを形成する。これによ り、ゲート領域上の凹部分を埋込む。ポリシリコン層6 a上の所定領域にレジスト10を形成した後異方性エッ チングを行なうことによって、図6に示されるようなゲ ート酸化醇5、ゲート電振6を形成する。この後、レジ スト10を再びマスクとして、P型シリコン基板1に、 2回に分けて不純物をイオン往入する。たとえば、0. 3 μmトランジスタの場合、70keV、1×1011/ cm²、次に20keV、3×10¹¹/cm²の2回に 分けてイオン注入を行なう。前者のイオン注入は基板パ ンチスルーを防ぐためのものであり、後者のイオン注入 はしきい値電圧の制御のための注入である。これによ り、0. 4μm程度の深さを有するP網4が形成され る。この後、空化膜9とレジスト10を除去する。

【0047】次に、図7に示すように、ゲート電価6を マスクとしてたとえば砒素イオンを30keV、1×1 013/cm2 の条件下で45°で斜め回転イオン往入す 20 る。この斜め回転イオン注入の利点は、チャネルの水平 方向(ゲート酸化膜5と平行な方向)に砒素の不鈍物分 布をみたとき、0°で注入したときよりも斜めに注入し たときの方がなだらかに濃度が変化する点である。図9 は、垂直方向にイオン住入を行なった場合のモンテカル 口法による不統勢分布を示した分布図である。図9を参 照して、住入方向に対して垂直な方向(図中 a で示した 方向) よりも斜め方向(図中しで示した方向)の方が不 純物分布がなだらかに変化することがわかる。したがっ て、斜め方向からイオンを注入すれば垂直方向からイオ 30 ンを住入する場合よりもチャネルの水平方向の不純物濃 度はなだらかに変化することがわかる。このように斜め 回転イオン往人法を用いることによって、チャネルの水 平方向の電界を緩和することができ、ドレイン付近で生 じるドレインアパランシェホットキャリアによるMOS トランジスタの劣化を防止することができる。このよう にしてN・ソースノドレイン領域3を形成すれば、図6 に示した元のP層4は、関7に示すようにP層4aとチ ャネルP層4bに分割される。

【0048】次に、図8に示すように、全面に酸化族(図示せず)を堆積した後異方性エッチングすることによってサイドウォール族7を形成する。そして、サイドウォール族7およびゲート電極6をマスクとして砒素イオンを50keV、4×101½/cm²で7°で斜め回転イオン注入を行なうことによって、N°ソース/ドレイン領域3を形成する。なお、ソース/ドレイン領域2および3を活性化させるための熱処理は、たとえば850でで20分程度窒素雰囲気中で行なう。このようにして、図1に示したような第1家施例のMOSトランジスタが形成される。

【0049】図10は、本発明の第2実施例によるMOSトランジスタを示した断面構造図である。図10を参照して、この第2実施例では、図1に示した第1実施例と異なり、N・ソース/ドレイン観域23の下方に埋込P層17が形成されている。また、N・ソース/ドレイン観域22はサイドウォール膜7およびゲート酸化額5の下に位置する個域にのみ形成されている。

【0051】図11~図15は図10に示した第2実施例のMOSトランジスタの製造プロセスを設明するための断面構造図である。図11~図15を参照して次に第2実施例のMOSトランジスタの製造プロセスについて説明する。まず、図11~図13に示したプロセスは図4~図6に示した第1実施例の製造プロセスと同様である。この後、図14に示すように、ホウ素を90keV、5×101/cm1の条件下でイオン注入することによって、埋込尸層17を形成する。そして、砒本イオンを30keV、1×101/cm1の条件下で45°で斜め回転イオン注入する。これにより、N・ソース/ドレイン領域22を形成する。この後、レジスト10を除去する。

ンを住入する場合よりもチャネルの水平方向の不純物濃度はなだらかに変化することがわかる。このように斜めい気になって、チャネルの水平方向の電界を緩和することができ、ドレイン付近で生じるドレインアパランシェホットキャリアによるMOSトランジスタの劣化を防止することができる。このようにしてN・ソース/ドレイン領域3を形成すれば、図6に示した元のP層4は、関7に示すようにP層4aとチャネルP層4とに分割される。

【0048】次に、図8に示すように、全面に酸化製化、タイトウェールはアルの大学では、サインのでは、アロメートを表現する。これにより、N・ソース/ドレイン領域23を形成する。これにより、N・ソース/ドレイン領域23を形成する。これにより、N・ソース/ドレイン領域23を形成する。なお、埋込P層17は、サイン解域23を形成する。なお、埋込P層17は、サイン領域23を形成する。なお、埋込P層17は、サインの大学の大学では、1012/cm2の大学で10*で斜め回転イオンは入ずることによっても形成可能である。このようにして、第2実施例のMOSトランジスタが形成される。

【0053】図16は、本発明の第3実施例によるMOSトランジスタを示した断面構造図である。図16を参 阻して、この第3実施例では、N-ソース/ドレイン領域2の全面を覆うようにチャネルP暦24が形成されている。このように構成することによって、図1に示した第1実施例に比べて基板パンチスルー現象をより有効に防止することができる。

【0054】図17は、図16に示した第3実施例のM 50 OSトランジスタの製造プロセスを説明するための断面 13

構造図である。図17を参照して、第3実施例のMOS トランジスタの製造プロセスとしては、レジスト10を マスクとしてホウ素を20keV、4×1011/cm2 の条件下でイオン注入する。これにより、P局4aを形 成する。次に、同じくホウ素を90keV、5×10º2 /cm²の条件下で注入することによって、チャネルP **周24を形成する。その後、リンを30keV、1×1** 011/cm³ の条件下で注入する。これにより、N-ソ ース/ドレイン領域2を形成する。なお、斜め回転イオ 場合には、砒素イオンを30keV、1×10¹¹/cm "の条件下で45"で斜め回転イオン注入する。

【0055】この後、図16に示したように、サイドウ ォール膜7を形成した後そのサイドウォール膜7をマス クとして砒素を50keV、4×1016/cm2 の条件 下で7°で斜め回転イオン往入する。これにより、N° ソース/ドレイン領域3を形成する。なお、チャネルP 暦24は、サイドウォール膜7の形成後に斜め回転イオ ン作入法でホウ素イオンを作入することによっても形成 可能である。このようにして第3実施例によるMOSト 20 ランジスタが形成される。

【0056】図18は、本発明の第4実施例によるMO Sトランジスタを示した新面構造図である。図18を参 **照して、この第4実施例では、P型シリコン基板31の** 主表面が凹部31 aを有している。そして、その凹部の 底部のチャネル領域37上にゲート酸化膜35を介して ゲート電極36が形成されている。また、凹部31aの 庭部および側壁部分にはチャネル領域37を挟むように 所定の関隔を隔ててN:ソース/ドレイン価値32が形 成されている。凹部31aの上面部にはN゚ソース/ド 30 レイン価値32に接続するようにN・ソースノドレイン 領域33が形成されている。チャネル領域37の両端部 分にはチャネルド暦34bが形成されている。N·ソー ス/ドレイン領域32の表面領域にはP層34aが形成 されている.

【0057】このように、この第4実施例では、凹部3 1 a の上面および側面を利用してN・ソース/ドレイン 領域33およびN-ソース/ドレイン領域32が形成さ れているので、上記した第1実施例~第3実施例に比べ て、1対のパ・ソース/ドレイン領域33、33間の距 40 離が長くなる。これにより、ドレイン領域から空乏思が 延びてソース領域に達しにくくなり、基板パンチスルー 現象をより有効に防止することができる。また、この第 4 実施例の構造では、N・ソース/ドレイン領域33の 接合深さを凹部31aの深さ、たとえば 0.3μ m程度 まで深くすることができる。これにより、Nº ソース/ ドレイン領域33の抵抗を上記した第1家施例~第3家 筋例よりも小さくすることができる。この結果、素子の 遅延時間をより短くすることができる。

【0058】図19~図22には、図18に示した第4 50 照して、この第6実施例では、P型シリコン基板51が

実施例のMOSトランジスタの製造プロセスを説明する ための断而構造図である。図19~図22を参照して、 次に第4実施例のMOSトランジスタの製造プロセスに ついて説明する。

【0059】まず、図19に示すように、P型シリコン 基板31の主表面の全体に砒素イオンを100keV、 7×10¹³/cm² と砒素イオンを50keV、1×1 0¹⁸/cm³ の2回のイオン往入を行なう。これによ り、後述するN・ソース/ドレイン領域33となるN・ ン注入によってN・ソース/ドレイン領域2を形成する 10 贈33a を形成する。この後、N・贈33a上の所定領 域にレジスト38を形成する。ゲート長が0.3 µmの 場合、0、4μmの関口を有するようにレジスト38を 形成する。この後、レジスト38をマスクとして、シリ コン系ガスを流し、個壁にシリコンを堆積しながら異方 性エッチングする。これにより、図20に示されるよう な凹部31aを形成する。この後レジスト38を除去す

> 【0060】次に、図21に示すように、全面にゲート 酸化鞣屑(図示せず)とポリシリコン層(図示せず)と を形成した後そのポリシリコン樹上にレジスト39を形 成する。レジスト39をマスクとしてポリシリコン層お よびゲート酸化膜層を異方性エッチングすることによっ てゲート酸化膜35およびポリシリコン樹からなるゲー ト電極36を形成する。さらに、レジスト39をマスク としてリンを30keV、1×1011/cm2 の条件下 で45°で斜め回転イオン注人する。これにより、N-ソース/ドレイン領域32が形成される。

【0061】次に、図22に示すように、さらにレジス ト39をマスクとしてホウ素イオンを低エネルギーと高 エネルギーの2回に分けて斜め回転イオン注入すること によってP層34aとチャネルP層34bを形成する。 このようにして、第4実施例のMOSトランジスタが完 成される。

【0062】図23は、本発明の第5実施例によるMO Sトランジスタを示した断面構造図である。 図23を参 照して、この第5実施例では、図18に示した第4実施 例と異なり、チャネルP層44がN・ソース/ドレイン 領域32およびN・ソース/ドレイン領域33の全体を **覆うように形成されている。これにより、ドレイン保域** からの空乏層の延びをより有効に防止することができ、 第4実施例に比べて基板パンチスルー現象をより有効に 低減することができる。

【0063】なお、この第5実施例のMOSトランジス タのチャネルP層44の形成方法としては、図22に示 した第4実施例の製造プロセスにおいてレジスト39を マスクとしてホウ素を250keV、6×10º2 / cm 3 の条件下でイオン住入することによって形成する。

【0064】図24は、本発明の第6実施例によるMO Sトランジスタを示した断面構造図である。 図2 1 を参

溝状の凹部5 1 a を有している。そして凹部5 1 a の底 **而部分のチャネル領域57上にゲート酸化膜55を介し** てゲート電振56が形成されている。凹部51aの底面 および倒面部分にはチャネル領域57を挟むように所定 の間隔を隔ててN ソース/ドレイン領域52が形成さ れている。四部51gの上南部分にはパーソース/ドレ イン領域52に接続するようにN:ソース/ドレイン個 域53が形成されている。ドーソース/ドレイン値域5 2の表面領域にはP暦54nが形成されている。チャネ ル領域57の両端部分およびN ソース/ドレイン領域 10 に、同じく砒素イオンを50keV、1×10º/cm の一部下にはチャネルP唇54bが形成されている。

【0065】この第6実施例では、しきい領域圧をP履 54aとチャネルP層54bのチャネル領域57の表面 に位置する部分とによって新御する。また、N ソース **ノドレイン領域52の下にまで深く延びる高濃度のチャ** ネルP肩54bによって基板パンチスルー現象を有効に 防止することができる。

【0066】さらに、凹部51aの上面にN・ソース/ ドレイン領域53、53を形成しているため、N°ソー ス/ドレイン領域53、53間の距離が長くなり、これ 20 によっても基板パンチスルー現象をより有効に防止する ことができる。

【0067】図25~図29は、図24に示した第6実 施例のMOSトランジスタの製造プロセスを説明するた めの新面構造図である。図25~図29を参照して、次 に第6実施例のMOSトランジスタの製造プロセスにつ いて説明する。

[0068] まず、図25に示すように、P型シリコン 基板51の主表面上に0.4 μm程度の厚みを有する酸 化製層 (図示せず) を形成した後、ゲート長0. 3 μm 30 のMOSトランジスタを形成する場合は0. 4μmの関 口部を形成する。これにより、所定のパターン形状を有 する酸化膜58が形成される。この酸化膜58をマスク として、酸素イオンを145keV、3×10"/cm * の条件下でP型シリコン基板51にイオン往入する。 そして、1300℃程度の温度条件下で熱処理を行なう ことによって、P型シリコン基板51内に注入された酸 素イオンによって図26に示されるようなゲート酸化膜 届55aを形成する。

【0069】次に、図27に示すように、全面に窒化膜 40 周(関示せず)を形成した後その変化離局上の所定領域 にレジスト60を形成する。そのレジスト60をマスク としてその変化膜層およびP型シリコン基板51をエッ チングすることによって、パターニングされた単結晶シ リコン暦56 a および窒化膜59を形成する。レジスト 60をマスクとしてさらにゲート酸化膜層55aをエッ チングすることによって、図28に示されるようなゲー ト酸化膜55を形成する。この後、酸化膜58およびレ ジスト60をマスクとしてホウ素を70keV、1×1 0'''/cm' の条件下で、さらに20keV、3×10 50 高濃度のチャネルP刷74bによって基板パンチスルー

11/cm1 の条件下での2回に分けてイオン往入を行な う。これにより、P周54を形成する。なお、前者のイ オン注入は基板パンチスルーを防止するためのイオン注 入であり、後者のイオン注入はしきい値電圧制御のため のイオン往入である。この後、酸化膜58およびレジス ト60ならびに空化膜59を除去する。次に、図29に 示すように、砒素イオンを50keV、1×1015/c m² の条件下で30°で斜め回転イオン往入する。これ により、N'ソース/ドレイン領域52を形成する。次 * の条件下で0 * でイオン住入する。これにより、N* ソース/ドレイン領域53を形成する。

【0070】なお、N・ソース/ドレイン領域52の形 成によって、図28に示したP層54は、P層54aと チャネルP磨54bとに分割されることになる。また、 図28に示した単結晶シリコン解56aは砒素イオンの 往入のために一部アモルファス化し、単結晶に近いポリ シリコンからなるゲート電極56になる。このようにし て、第6実施例のMOSトランジスタが形成される。

【0071】図30は、本発明の第7実施例によるMO Sトランジスタを示した断面構造図である。図30を参 照して、この第7実施例では、上記した第6実施例と異 なり、チャネルP層64がN・ソース/ドレイン領域5 2 およびN・ソース/ドレイン領域53の全面を覆うよ うに形成されている。このように形成することによっ て、第6実施例に比べてドレイン領域からの空乏層の延 びをより有効に抑制することができ、基板パンチスルー 現象をより有効に防止することができる。

【0072】図31は、本発明の第8実施例によるMO Sトランジスタを示した斯面構造図である。図31を参 照して、この第8実施例では、P型シリコン基板71の 主表面に溝状の凹部71 aが形成されている。そして、 その溝状の凹部71 aの底面のチャネル値域78上にゲ ート酸化膜75を介してゲート電極76が形成されてい る。凹部71aの側面および底面にはチャネル領域78 を挟むように所定の間隔を開ててN・ソース/ドレイン 領域72が形成されている。内部71aの上面にはN-ソース/ドレイン領域?2に接続するようにN・ソース /ドレイン領域73が形成されている。N°ソース/ド レイン領域?2の表面部分にはP層?4 aが形成されて いる。チャネル領域78の両端部分にはN・ソース/ド レイン領域72の下方にまで延びるチャネルP層74b が形成されている。

【0073】また、N°ソース/ドレイン領域の側面部 およびN・ソース/ドレイン領域73の底面部を覆うよ うに埋込P層77が形成されている。

【0074】この第8実施例では、チャネルP層74b とP層74aとによってしきい値電圧を解御する。ま た、N-ソース/ドレイン領域72の下方にまで延びる 現象を防止することができる。さらに凹部71aの上面 部分にN・ソース/ドレイン領域73、73を形成する ことによって、N・ソース/ドレイン領域73、73 間 の距離が長くなり、これによっても基板パンチスルー現象をより有効に防止することができる。

【0075】図32~図36は、図31に示した第8実施例のMOSトランジスタの製造プロセスを説明するための断面構造図である。図32~図36を参照して、次に第8実施例のMOSトランジスタの製造プロセスについて説明する。

【0076】まず、図32に示すように、P型シリコン基板71上に酸化製層(図示せず)を形成した後その酸化製層上の所定領域にレジスト80を形成する。レジスト80を平スクとしてその酸化製層を異方性エッチングすることにより、たとえば0、3μmトランジスタを形成する場合は0、4μm程度の関ロ幅を有する酸化膜79を形成する。さらに、レジスト80および酸化膜79を平スクとして、P型シリコン基板71を異方性エッチングすることによって、図33に示されるような四部71aを形成する。全面にゲート酸化実層75aを形成76aを形成する。ポリシリコン層76aをゲート酸化度層75aとにより、図34に示すゲート酸化度層75aと模方向のつながりが滑らかなポリシリコン層76aが得られる。

【0077】その後、砒素を50keV、1×10¹¹/ c m² の条件下でイオン注入する。これにより、Nº ソ ース/ドレイン領域73を形成する。このイオン注入に よって同時にポリシリコン層768にも砒素が打込まれ る。その後、全面に酸化膜層(関示せず)を形成した後 30 いて説明する。 その酸化額層上の所定領域にレジスト82を形成する。 レジスト82をマスクとして酸化膜層をエッチングする ことによって酸化膜81を形成する。この後レジスト8 2を除去する。そして、敵化膜81をマスクとしてポリ シリコン解76mを異方性エッチングするとともに、別 の工程でゲート酸化膜層75aをウェットエッチングす ることによって、図35に示されるようなゲート酸化膜 75およびゲート電極76が形成される。その後、砒素 を50keV、1×10''/cm² の条件下で10°で 斜め回転イオン注入する。これにより、N·ソース/ド 40 レイン領域?2を形成する。

【0078】次に、図36に示すように、ホウ素を90keV、6×10¹¹/cm²の条件下と、10keV、5×10¹¹/cm²の条件下で2回注入することによって、P周74a、チャネルP周74bおよび埋込P層7を形成する。この後、酸化酸81を除去する。このようにして、第8実施例のMOSトランジスタが完成される。

【0079】図37は、本発明の第9束統例によるMO Sトランジスタを示した新面構造図である。図37を参 関して、この第9実施例によるMOSトランジスタでは、P型シリコン基板91の主表面上に凹部91aが形成されている。そしてその凹部91aの底面のチャネル個域97上にゲート酸化膜95を介してゲート電低96が形成されている。凹部91aの側面および底面部の一部にはチャネル個域97を挟むように所定の関隔を隔ててN・ソース/ドレイン個域92に接致するようにN・ソース/ドレイン領域92に接致するようにN・ソース/ドレイン領域93が形成されている。凹

【0080】N ソース/ドレイン領域92の凹部91 aの底部表面に位置する領域にはP層94aが形成されている。チャネル領域97の表面領域両端部にはN・ソース/ドレイン領域92の下方にまで延びるチャネルP層94bが形成されている。

【0081】この第9実施例では、MOSトランジスタのしきい値電圧をP層94aとチャネルP層94bとによって朝着する。また、N・ソース/ドレイン領域92の下方に延びる高濃度のチャネルP層94bによってドレイン領域からの空乏層の延びを抑制することができ、基板パンチスルー現象を有効に防止することができる。さらに、N・ソース/ドレイン領域93、93が凹部91aの上面部に形成されているため、N・ソース/ドレイン領域93、93間の原態が長くなり、これによっても基板パンチスルー現象を防止することができる。

【0082】図38~図42は、図37に示した第9実 施例のMOSトランジスタの製造プロセスを説明するための新面構造図である。図38~図42を参照して、次 に第9実施例のMOSトランジスタの製造プロセスについて説明する。

【0083】まず、図38に示すように、P型シリコン 基板91の主表面に砒素を100keV、5×10パ/ cm³ の条件下でイオン注入することによって、N° ソ ース/ドレイン領域93を形成する。N・ソース/ドレ イン領域93上の全面に酸化膜層(図示せず)を形成し た後その酸化酸層上の所定領域にレジスト99を形成す る。レジスト99をマスクとしてその酸化製層を異方性 エッチングすることによって、所定のパターン形状を有 する酸化膜98が形成される。具体的には、酸化膜98 の閉口幅は0. 1μm程度に形成し、2つの孔の間隔は 0. 1 um程度に形成する。この後、レジスト99をマ スクとしてさらにP型シリコン基板91を異方性エッチ ングすることによって、図39に示されるような凹部9 1 a および9 1 b を形成する。その後、レジスト9 9 お よび酸化膜98を除去する。この凹部91aおよび91 bの深さはそれぞれ0.35μm程度である。

【0084】この後、全面に下敷酸化膜100を形成した後、その下敷酸化膜100上に空化膜101を形成する

S トランジスタを示した新面構造図である。図3 7 を参 50 【0085】次に、図40に示すように、窒化膜101

および酸化腺100を凹部91aおよび91bの底面が 露出するまで具方性エッチングする。

【0086】 次に、関41に示すように、全面を離化す ると、N*ソース/ドレイン領域93の上表面に酸化膜 102が形成される。これと同時に、凹部91aおよび 91 bの底部表面に厚い酸化膜が形成されるとともにそ の厚い酸化酶の資效部分のパーズピークが延びて中央部 分で接続される。これにより、ゲート酸化膜層95gが 形成される。この状態からホウ素を200keV、6× 10¹¹/cm² の条件下と、50keV、2×10¹¹/ 10 cm² の条件下でイオン注入することによって、図42 に示されるようなP雇948およびチャネルP層となる P層(図示せず)を形成する。この後、窓化購101お よび強化膜100および102 (図41参照) ウェット エッチングにより除去する。さらに、ゲート酸化膜層9 5 a (図41参照) のうち凹部91 a および91 bの底 面に第出した部分を異方性エッチングにより除去する。

【0087】次に、図42に示すように、砒素を50k e V、1×1011/cm1 の条件下で45°で斜め回転 イオン注入する。これにより、N°ソース/ドレイン領 20 城92を形成する。一連の砒素注入工程によってゲート 電極96にも砒素がイオン往入されている。このように して、第9実施例のMOSトランジスタが形成される。 なお、この第9実施例の製造プロセスでは、ゲート酸化 膜暦95aを通常のLOCOSプロセスで容易に形成す ることができるという利点がある。

【0088】図43は、本発明の第10実施例によるM OSトランジスタを示した断面構造図である。 図43を 参照して、この第10実施例によるMOSトランジスタ では、P型シリコン基板111の主表面上にチャネル銀 30 城118を挟むように所定の箇隔を隔ててN・ソース/ ドレイン領域112を形成する。また、N-ソース/ド レイン領域112に接続するようにN・ソース/ドレイ ン領域113を形成する。N・ソース/ドレイン領域1 13とN:ソース/ドレイン領域112との境界領域の 一郎にはP層114aが形成されている。N'ソース/ ドレイン領域112およびN・ソース/ドレイン領域1 13の下には酸化膜層119が形成されている。チャネ ル領域118上にはゲート酸化膜115を介してゲート 電板116が形成されている。ゲート電板116の両側 40 壁部分にはサイドウォール膜117が形成されている。

[0089] このようにこの第10実施例では、埋込酸 化暦119の存在によって、放射線注入によるソフトエ ラーを防止することができる。また、埋込酸化器119 はチャネル領域118下に関口を有するように形成され ているので、N: ソース/ドレイン領域113近傍で電 了が衝突電離を起こすことにより生じた正孔をP型11 1 側に逃がすことができる。また、擬似的なSOI構造 であるため、浮遊容量がほとんどなく、同一消費電力で である.

【0090】図44および図45は、図43に示した第 10実施例のMOSトランジスタの製造プロセスを説明 するための断面構造図である。図43~図45を参照し て、次に第10実施例のMOSトランジスタの製造プロ セスについて説明する。

【0091】まず、図44に示すように、P型シリコン 基板111上に写真製版技術とドライエッチング技術と を用いて、ゲート酸化膜115、ポリシリコンからなる ゲート電極116、および酸化膜120を形成する。そ して、酸化膜120をマスクとして、酸素イオンをたと えば70keV、5×10リ/cm? でイオン注入す る。ここで、酸化膜120は、この酸素イオンのイオン 往入の際に酸素イオンがゲート電極116に往入される のを防止する役割を果たす。この後、たとえば1000 ℃以上の高湿条件下で熱処理することによって、注入し た酸素イオンとP型シリコン基板111のシリコン原子 とを反応させる。これにより、図45に示されるような 埋込酸化層119が形成される。

【0092】この後、砒素を50keV、1×10**/ c m² の条件下でイオン往入することによって、N ソ ース/ドレイン領域112を形成する。さらに、ホウ素 イオンを10keV、1×10"/cm'の条件下でイ オン注入することによって、高濃度のP層1148を形 成する。

【0093】最後に、関43に示したように、サイドウ オール膜117を形成した後、砒素を50keV、1× 1015/cm2 の条件下でイオン注入する。これによ り、N⁻ソース/ドレイン領域113を形成する。この ようにして、第10実施例のMOSトランジスタが完成 される。

[0094]

【発明の効果】前求項1 および2 に係る半導体装置によ れば、チャネル領域の一部にソース/ドレイン領域とは 異なる第1導電型の第1の高濃度不純物領域を形成する ことによって、従来のチャネル領域の全面に第1導電型 の高速度不鈍物領域を形成する場合に比べてゲート容量 の増加を低減することができる。これにより、ゲート容 量の増加による回路当りの遅延時間の増大を有効に防止 することができる。また、チャネル領域全体を高濃度に する場合に比べて基板パイアス電圧によるしきい値電圧 の変化の割合を低減することができる。これにより、従 来のようにしきい値電圧が高くなり過ぎるという問題点 も解消できる。さらに、その第1の高濃度不純物領域を ソース/ドレイン仮域よりも深く延びて形成することに よって、ソース/ドレイン領域のうちドレイン領域を構 成する方から空乏が延びるのを有効に防止することがで きる。これにより、基板パンチスルー現象を有効に防止 することができる。このように基板パンチスルー現象を あれば、パルク上のものに比べて約2倍の高速化が可能 60 有効に防止することができるので、従来のように基板パ ンチスルー現象を防止するためにソース/ドレイン領域 の接合深さを残くする必要もなく、ソース/ドレイン領域 域の抵抗値が上昇することもない。この結果、ソース/ ドレイン領域の抵抗値の上昇によってよ了の遅延時間が 長くなってしまうという問題点も解消できる。

【0095】また、1対のソース/ドレイン領域の少なくとも一方の中にさらに第1導電型の第2の高濃度不適物領域を形成するように構成すれば、この第2の台濃度不純物領域と上記した第1の高濃度不純物領域と上記した第1の高濃度不純物領域としまい積電圧を制御することができる。

【0096】 朝求項3に係る半導体装置によれば、ソース/ドレイン領域の少なくとも一方の中に第1 導電型の高濃度不純物領域を形成することによって、従来のチャネル領域全体に第1 導電型の高濃度不純物領域を形成する場合に比べてゲートを最の増加を低減することができる。これにより、同路当りの遅延時間も従来に比べて短くすることができる。また、ソース/ドレイン領域の下に埋込酸化層を形成することによって、ソース/ドレイン領域のうちドレイン領域を構成する側から空乏層が延びるのを抑制することができる。基板パンチスルー現象を 20 有効に防止することができる。

【0097】 請求項4に係る半導体装置の製造方法によれば、ゲート電極をマスクとして第1導電型の不純物を導入することによって半導体領域のチャネル領域が形成される領域の一部に第1導電型の高濃度不純物領域を形成することによって、従来のチャネル領域の全面に第1導電型の高濃度不純物領域が形成される場合に比べてゲート容量の増加を抑えることが可能な半導体装置を容易に製造できる。また、第1導電型の高濃度不純物領域をソース/ドレイン領域の第2の際さよりも深い第1の深 ジさになるように形成することによって、ソース/ドレイン領域のから空之層が延びるのを抑制することができる。これにより、基板パンチスルー現象を防止することが可能な半導体装質を容易に製造できる。

【0098】翻求項5に係る半導体装置の製造方法によれば、ゲート電極をマスクとして半導体領域に酸率イオンを注入して熱処理を行なうことによってゲート電極下に関口を有する埋込酸化層を形成することによって、その埋込酸化層によりソース/ドレイン領域のうちドレイン領域側から空乏層が延びるのを有効に防止することができる。これにより、パンチスルー現象を有効に防止し得る半導体装置を容易に製造することができる。また、1対のソース/ドレイン領域の少なくとし一方の中に第1導電型の高濃度不純物領域を形成することによって、従来のチャネル領域全を量の増加を低減することができる。これにより、ゲート容量の増加を低減することができる。これにより、ゲート容量の増加による回路当りの遅延時間の長期化を防止することが可能な半導体装置を容易に製造できる。

【図面の簡単な説明】

【図I】本発明の第1実施例によるMOSトランジスタ を示した新面構造図である。

【図2】図1に示した第1実施例のゲート容量を算出するための模式図である。

【図3】図2の模式図に対応する繁価回路図である。

【図4】図1に示した第1実施例のMOSトランジスタの製造プロセスの第1工程を説明するための新面構造図である。

10 【図5】図1に示した第1実施例のMOSトランジスタの製造プロセスの第2工程を説明するための断面構造図である。

【図6】図1に示した第1実施例のMOSトランジスタの製造プロセスの第3工程を説明するための新面構造図である。

【図7】図1に示した第1実施例のMOSトランジスタの製造プロセスの第4工程を説明するための新面構造図である。

【図8】図1に示した第1実施例のMOSトランジスタ の製造プロセスの第5工程を説明するための断面構造図 である。

【関9】イオンの住入方向と不純物濃度分布の関係を説明するための概略図である。

【図10】本発明の第2実施例によるMOSトランジス 夕を示した新面橋法図である。

【図11】図10に示した第2実施例のMOSトランジスタの製造プロセスの第1工程を説明するための新面構造図である。

【図12】図10に示した第2実施例のMOSトランジ の スタの製造プロセスの第2工程を説明するための新面構 活図である。

【図13】図10に示した第2実施例のMOSトランジスタの製造プロセスの第3工程を説明するための新面構造図である。

【図14】図10に示した第2実施例のMOSトランジ スタの製造プロセスの第4工程を説明するための新面構 造図である。

【図15】図10に示した第2実施例のMOSトランジスタの製造プロセスの第5工程を説明するための新面構造図である。

【図16】本発明の第3実施例によるMOSトランジス タを示した断面検査図である。

【図17】図16に示した第3実施例のMOSトランジスタの製造プロセスを説明するための断面構造図であっ

【図18】本発明の第4実施例によるMOSトランジス タを示した断面構造図である。

【図19】図18に示した第4実施例のMOSトランジ スタの製造プロセスの第1工程を説明するための新面構 50 造図である。

【図20】図18に示した第2実施例のMOSトランジ スタの製造プロセスの第2工程を説明するための断面構 造図である。

【図21】図18に示した第4実施例のMOSトランジ スタの製造プロセスの第3工程を説明するための断面機 **冷図である。**

【図22】 図18に示した第2実施例のMOSトランジ スタの製造プロセスの第1工程を説明するための断面機

【図23】本発明の第5実施例によるMOSトランジス 10 タを示した断面構造図である。

【図24】本発明の第6字施例によるMOSトランジス 夕を示した新面構造図である。

【図25】図24に示した第6実施例のMOSトランジ スタの製造プロセスの第1工程を説明するための断面構 治図である。

【図26】図24に示した第6実施例のMOSトランジ スタの製造プロセスの第2工程を説明するための新面構 造図である。

スタの製造プロセスの第3工程を説明するための断面構 洛奴である。

【凶28】凶24に示した第6実施例のMOSトランジ スタの製造プロセスの第4工程を説明するための断面構

【図29】図24に示した第6実施例のMOSトランジ スタの製造プロセスの第5工程を説明するための断面構 造図である。

【図30】本発明の第7実施例によるMOSトランジス タを示した斯面構造図である。

【図31】本発明の第8実施例によるMOSトランジス タを示した断面構造図である。

【図32】図31に示した第8実施例のMOSトランジ スタの製造プロセスの第1工程を説明するための断面構 造図である。

【図33】図31に示した第8実施例のMOSトランジ スタの製造プロセスの第2工程を説明するための斯面構 治図である。

【図34】図31に示した第8実施例のMOSトランジ スタの製造プロセスの第3工程を説明するための新面構 40

【図35】図31に示した第8実施例のMOSトランジ スタの製造プロセスの第4工程を説明するための断面構 造図である。

【図36】図31に示した第8実施例のMOSトランジ スタの製造プロセスの第5工程を説明するための新面標 治財である。

【図37】本発明の第9実施例によるMOSトランジス

タを示した断面構造図である。

【図38】図37に示した第9実施例のMOSトランジ スタの製造プロセスの第1工程を説明するための断面構 造図である。

【図39】図37に示した第9実施例のMOSトランジ スタの製造プロセスの第2工程を説明するための新面装 造図である。

【図40】図37に示した第9実施例のMOSトランジ スタの製造プロセスの第3工程を説明するための新面構 造図である。

【図41】図37に示した第9実施例のMOSトランジ スタの製造プロセスの第4工程を説明するための断面構 途回である。

【図42】図37に示した第9実施例のMOSトランジ スタの製造プロセスの第5工程を説明するための新面構 造図である。

【図43】本発明の第10実施例によるMOSトランジ スタを示した断面構造図である。

【図44】図43に示した第10実施例のMOSトラン 【図27】図24に示した第6実施例のMOSトランジ 20 ジスタの製造プロセスの第1工程を説明するための断面 構造図である。

> 【図45】図43に示した第10実施例のMOSトラン ジスタの製造プロセスの第2工程を説明するための断面 構造図である。

> 【図46】従来のMOSトランジスタを示した断面構造 図である。

> 【図47】図46に示した従来のMOSトランジスタの 製造プロセスの第1工程を説明するための断面構造図で ある.

30 【図48】図46に示した従来のMOSトランジスタの 製造プロセスの第2工程を説明するための断面機造図で

【図49】図46に示した従来のMOSトランジスタの 製造プロセスの第3工程を説明するための断面構造図で ある.

【図50】図46に示した従来のMOSトランジスタの 製造プロセスの第4工程を説明するための断面構造器で

【符号の説明】

1 : P型シリコン基板

2:N・ソース/ドレイン領域

3: N・ソース/ドレイン領域

4 a: P層

4 b:チャネルP層


5:ゲート酸化膜


6:ゲート電極


R・チャネル毎岐


なお、各図中、同一符号は同一または相当部分を示す。


(14)






























(**23**16)









—779—





4SOCCID: <JP_406318698A__i_>




4SDOCID: <uP_408319698A__I_>










(22)

特別平6-318698



—784—